ADIVAdrc
DESIGN RULE CHECK
ADIVA's Design Rule Check tool, ADIVAdrc, findet nicht nur Entwicklungsprobleme, sondern simuliert auch den vorgeschriebenen Produktionsprozess für eine zu fertigende Leiterplatte. Die einfach nutzbaren ADIVA Tools sind Ihre Antwort auf automatisierte Entwicklungsverifikation und -bewertung.
Kein Skript schreiben, kein Programmieren, keine Berater,kein spezialisiertes Supportpersonal.
ADIVA
- Entwickelt von PCB Entwicklern für PCB Entwickler
- Preisgünstige Lizenzen
- leicht zu installieren, leichte Anwendung, leicht zu warten
- Programm läuft innerhalb von Stunden—nicht von Tagen
- Transparente Integration in Ihr CAD System
ADIVAnet Net List Compare Überprüft die Integrität von Produktionsdaten.
- Erzeugt Netzliste aus GERBER oder ODB++ Datenbasis
- Extrahiert Netzliste aus CAD Datenbasis
- Überprüft Leerlauf, Kurzschluss und nicht passende CAD Daten
- Stellt Netzlistenunterschiede grafisch dar und markiert den Ort im CAD System
- Erstellt webbasiert Abbildungens im einfach lesbaren Tabellenformat
ADIVAdrc Design Rule Check Analysieren Sie Ihr Design auf die Probleme, die ihre Entwicklungsperformance und Herstellung beeinträchtigen.
- Der Kunde kontrolliert die Entwicklungsüberprüfung
- Unterstützt Mehrfachregeln im menügeführten Format
- Verifiziert was das CAD System überprüfen sollte
- Bestätigt, was das CAD System nicht überprüft
- Analysiert und berichtet Entwicklungsintegritätsprobleme
- Verifiziert die Schaltkreisperformance
- Konzentriert sich darauf, kritische Punkte zu verbessern
- Überprüfung läuft pro Netz oder pro Gruppe von Netzen
- Gesamtgrafische Entwicklungsübersicht und -berichte
- Zeigt zur einfachen Verbesserung kritische Verstöße im CAD Programm
- Erstellt webbasiert Abbildungen im einfach lesbaren Tabellenformat