ADIVAdrc
设计规则检查
ADIVA的设计规则检查工具——ADIVAdrc，不仅检查设计中存在的问题，同时还会仿真仿真制作功能性电路板所必需的制程。ADIVA提供的便捷工具正是您实现自动设计验证和复审的最佳选择。
无需撰写脚本......无需编制程序... ...无需顾问... ...无需专门支持人员
ADIIVA
l 由印刷电路板设计人员为印刷电路板设计人员而设计
l 低价拥有
l 方便安装...方便使用...方便维护
l 几个小时之内就可以使系统准备就绪——而不是几天
l 完全集成于您的计算机辅助设计系统中
ADIVAnet——网络窗体比较器，校验制造数据间相互连接的完整性
l 基于GERBER或者ODB++数据库直接建立网络窗体
l 从计算机辅助设计数据库中提取网络窗体
l 检查断路，断路，以及不匹配的计算机辅助设计数据
l 图像显示网络窗体差异，并在计算机辅助设计系统中标示出相应位置
l 产生可用于网络的的网页数据图像 , 便利透过表格模式下阅读
ADIVAdrc——设计规则检查，分析您设计中潜在的影响设计性能和焊装性能的问题
l 用户可自行控制设计规则检查
l 以窗体选择模式的形式下 , 支持多重规则的操作
l 核实计算机辅助设计系统应检查的内容
l 确认计算机辅助设计系统那些内容没有检查
l 分析并报告设计完整性方面的问题
l 校核电路性能
l 致力于更正关键性错误
l 可选择由网络或者网络组群来实施检验
l 全面的图像设计复审及报告
l 将关键破坏点计算机辅助设计联系起来以便于更正
l 产生可用于网络的的网页数据图像 , 便利透过表格模式下阅读
l 在方便阅读的表格模式下创建基于网络的屏幕画面